SeDRAM Memory Controller Datasheet V1.0

XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01

1. Overview

1.1 Function description

mc_subsys_top 实现对 array 的读写访问和刷新控制；实现对 array 的数据容错管理；其接口完成 hub frame 到 array interface 之间的转换。

1.2 Clock and reset

- clock

  mc_subsys_top 包含 3 个 clock domain，且彼此之间均为异步：

  1. clk

     工作时钟，频率最大为 400M

  2. apb_clk

     APB bus 时钟

  3. rdrdy_n

     array 返回读数据对应采样时钟，频率最大为 400M

- reset

  1. rst_n

     clk domain 对应的复位信号，mc_subsys_top 内会做同步释放

  2. apb_rst_n

     apb_clk domain 对应的复位信号，mc_subsys_top 内会做同步释放

1.3 Feature list

- 频率

  1. DRAM 接口频率为 400MHz，mc_subsys_top 工作频率为 400MHz，比例为 1:1
  2. 支持 array 接口时序可配置，默认按照 400MHz 配置

XA-UC-20250123-01

3. 不支持动态频率调节

- 指令
  1. mc 支持接收 fake_wr/rd frame，只对 dram 进行 active 或 precharge 操作，不会真正进行读写
  2. 支持 open page 与 close page 结合，软件控制动态切换，切换过程中 master 需等待，默认使用 open page 模式
  3. 支持 open page 下，在接收到读请求且为帧尾（接收到 eof）时，提前 precharge，此功能可软件控制静态切换开启或关闭
  4. 支持 dram 初始化写，且串行实现对每个 bank 进行写 0 操作
  5. 支持 fake_wr 是否返回 bresp 可配置
- 刷新
  1. 刷新周期分为软件控制与硬件控制，该功能可通过接口 mc_rf_period_sel 进行静态切换
  2. 支持硬件控制动态调整刷新周期，刷新周期共分为 5 档，分别对应 64/32/16/8/4ms，档位 0 对应 64ms
  3. 支持软件控制实现 array 刷新周期软件动态切换
  4. 实现 array 刷新地址范围动态切换，该功能允许软件动态切换开启或关闭，开启时使用配置范围刷新，否则按照最大地址范围刷新，默认是关闭
  5. 刷新分为集中式刷新和分布式刷新两种，集中式刷新一次性刷新完所有行，分布式刷新可软件控制选择单次刷新行数
- 容错管理
  1. 支持 WL VMC 处理，最大 VMC row 数量为 64
  2. 支持 CSL VMC 处理，最大 VMC col 数量为 20
  3. 支持芯片工作过程中，不断电增量映射，需要先将该 bank 的 vmc en，mc_en 关闭，之后重新配置该 bank 的 WL/CSL 重映射相关的寄存器。但

XA-UC-20250123-01

需要注意的是，该过程会导致发生错误的 bank 数据全部丢失，在重映射之后需要对该 bank 重新初始化写

4. 支持容量扩展处理，减少最大 VMC row 数量（寄存器可配置 vmc_wl 数量减少），减少的 VMC row 数量可被正常 function 访问

- BIST

1. 支持硬件容错测试与软件容错测试两种方案
2. 支持 bist 测试，扫描测试 bank 通路、获取 wl vmc 信息、获取 csl vmc 信息，支持 bist csl vmc 功能通过 bist_csl_vmc_en 控制使能与否，默认开启
3. 支持 bist wl 扫描时，单 pattern 下写一次读多次，读扫描次数可配，最多进行 15 次读扫描，默认为 1 代表读 1 次
4. 支持配置 VMC 寄存器后，重新启动 bist rescan 可 pass 的特性
5. 支持 mc bist scan 时钟门控，通过 global bist en 控制，为 1 时钟正常工作，为 0 bist scan 和 bist rescan 模块时钟无效，其余 mc 正常通路不受控制
6. bist 支持最多 68 个 pattern，64 个 pattern 为固定 pattern，4 个 pattern 为 mc local 寄存器可配置 pattern。软件控制静态切换可选择使用 pattern 数量
7. 寄存器 2 个 wl 合并为一个，4 个 csl 合并为一个，减少寄存器数量
8. bist 支持最多 4 个 bank 扫描，软件控制静态切换可选择使用 bank 数量
9. rescan 支持错误 bit 数统计；wl 扫盘支持计时功能，进行带宽计算
10. 支持 array 读请求回数超时上报。传递固定数（0x0123456789abcdef）作为读数据返回，防止出现系统挂死

- RAS

1. 内置对 256bit 实现纠一检二的 ECC 模块
2. 可通过 mc_subsys_top 接口 parameter 参数控制是否使用 ECC 功能，用于节省面积

XA-UC-20250123-01

3. 支持 mc_rdrdy_n 钳位可配，默认不进行钳位，用于测试；钳位前的 mc_rdrdy_n 接入 monitor 网络，用于观测
4. MC 内部增加数据移位操作，可将数据位与校验位交换位置，用于软件容错扫盘测试时可将校验位读出
5. MC 内部添加开关，控制刷新是否可以打断 burst，默认可以打断
6. 支持访存超时上报：当读请求和回数握手计数值不为 0 就开始超时计数，若计数超过阈值还未收到回数则产生超时标志传递给 apb_cfg 模块，并产生超时中断上报
7. mc 内置 frame_debug 模块，作为 debug 功能测试除 mc 以外的其他读写数据通路，当使能 debug en 信号后，从上级 hub 模块送来的 hub frame 将存入 debug 模块，从 debug 模块根据读操作产生读数据返回给上级模

- 多层 DRAM 堆叠

1. 可通过 mc_subsys_top 接口 parameter 参数控制：一个 mc 控制 1bank、2bank、3bank、4bank 模式，用于节省面积
2. 支持 mc 入口逻辑 bank 编号与出口物理 bank 编号进行重映射
3. 一个 mc 控制多个 bank 时，单次 ACT 会 ACT 不同 bank 的同一 row；

- 中断

1. Common mc 共有四个中断，分别为 bist_finish_intr、mc_ce_overflow_intr、mc_uce_intr、mc_timeout_intr。每个中断在 mc 内部有一组 status/mask/clr 逻辑
2. Bist_finish_intr
   - 中断描述

     用来指示 bist_scan 完成
   - 产生方式

     Bist 正常扫描结束或者在扫描过程中错误过多跳出 bist_scan
   - 处理方式

XA-UC-20250123-01

mc 外部将多个 mc 的 bist_finish_int “与”处理，等待所有 bist_finish_int 拉高后，host 去 check mc 内部 bist_scan success/fail 结果

3. mc_ce_overflow_intr
   - 中断描述

     Mc 内置纠一检二 ECC 模块，ecc_ce_int 指示 1bit 错误数量达到阈值，ce 指可纠错误（correct error）
   - 产生方式

     Mc 工作过程中，如果数据出现 soft error 且为 1bit 错误，ECC 模块可以将其纠正，但此 row 地址会被记录，当 1bit 错误数量超过阈值（可配，1-16 范围），产生 ecc_ce_int
   - 处理方式

     Host 监测到 ecc_ce_int，则读取记录的 row 地址，并和之前记录的 row 进行比较，如果某个 row 频繁出错，则将其加入到需要 vmc 的 wl 序列中。mc 内部记录的 1bit 错误计数器个数溢出时，丢弃新出现错误
4. mc_uce_intr
   - 中断描述

     Mc 内置纠一检二 ECC 模块，ecc_uce_int 指示 ECC 监测到 2bit 错误，uce 指不可纠错误（uncorrect error）
   - 产生方式

     Mc 工作过程中，如果数据出现 soft error 且为 2bit 错误，ECC 模块无法将其纠正，会导致返回数据出错，且此 row 地址会被记录，产生 ecc_uce_int
   - 处理方式

     Host 监测到 ecc_uce_int，则读取记录的 row 地址，需要重新将其加入到需要 vmc 的 wl 序列中，进行 vmc 的增量映射
5. mc_timeout_intr

XA-UC-20250123-01

- 中断描述

  Mc 对读请求进行超时监测，表示有读请求但长时间未返回读数据


- 产生方式

  Mc 工作过程中，会记录发出的读请求与返回的读数据数量。如果 mc 内部有读请求但长时间未返回读数据，则产生超时中断

- 处理方式

  Host 监测到 mc_timeout_intr，需定位及分析，此 bank 不稳定进行 bank_vmc 替换

1.4 Basic block diagram



mc_subsys_top 主要包含以下子模块：mc_ecc_wrapper、frame2frame、frame2array、bist_scan、bist_rescan、mc_frame_debug、mc_frame_arbiter、mc_timeout 以及 mc_apb_cfg 模块。具体功能描述如下：

1. mc_ecc_wrapper

   实现纠 1bit 检 2bit 错误的 ECC 算法

2. frame2frame

   - 实现 mc_hub frame 向内部 frame 的转换
   - open page 与 close page 切换处理，实现对 hub 输入 sof/eof 信号修改，实现对 array 操作的增加或删除

XA-UC-20250123-01

3. frame2array
    - 实现 array write、read、refresh、W2R、R2W 状态切换控制
    - 实现访问在不同 bank 间切换
    - 实现 array 接口时序和刷新周期配置
    - 此模块行为与 open page/close page 配置无关
4. mc_frame_debug

    作为 debug 功能测试除 mc 以外的其他读写数据通路，读写请求不经过 mc_top，该模块完成 frame 的接收以及读数据的返回
5. bist_scan

    作为测试功能以 frame 形式向 mc 发送读写请求，测试 bank 通路、wl vmc 信息、csl vmc 信息
6. bist_rescan

    负责 vmc 配置完成后进行 bist 重新扫描
7. mc_frame_arbiter

    实现 bist /rescan/dram init 模块和 frame2frame 模块的读写 frame master 仲裁，并将读数据返回到对应 master
8. mc_timeout

    实现初始化和正常访存超时监测
9. vmc_top

    实现 WL VMC 和 CSL VMC 处理
10. dram_init_wr

    实现 dram 初始化写 0 操作
11. mc_apb_cfg
    - 实现寄存器配置和 debug 信号监测
    - 实现 row 和 col 错误地址记录与配置
    - 实现 mc read data 超时记录

XA-UC-20250123-01

1.5 Interface description

mc_subsys_top interface 详细描述见表格：**mc_subsys_top Interface 详细说明**


1.6 Interface timing

mc_subsys_top 与上游模块主要通过一组 frame 握手信号进行交互，握手机制和 AXI 协议完全相同，读写请求所需信息全部封装在了 frame_data 中。frame 帧格式详见 2.2 节描述。mc_subsys_top 正常工作时，亦即完成 hub frame 到 array interface 的转换。mc_subsys_top 在 hub_frame_vld 和 hub_frame_rdy 同时为高时采样读写请求信息 hub_frame_data，然后将其转换为 array interface 读写。


hub_frame_data 中 sof 和 eof 分别表示一帧的开始和结束。当 frame 中只有一笔读或写请求时，sof 和 eof 同时为 1；当 frame 中包含 2 笔读或写请求时，第一笔请求 sof 为 1，eof 为 0，第 2 笔请求 sof 为 0，eof 为 1。当 frame 中包含 3 笔及以上的读或写请求时，第一笔请求 sof 为 1，eof 为 0，最后一笔请求 sof 为 0，eof 为 1，其他请求 sof 和 eof 同时为 0。注：同一个帧内不能出现读写混合的情况。下面以 burstlength=3 为例说明 hub frame 到 array interface 之间的转换 timing。

XA-UC-20250123-01

- Hub frame to array interface timing for write



- Hub frame to array interface timing for read



XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01

1.7 Parameter description

mc_subsys_top 接口 parameter 参数说明如下：

- USE_MC_ECC(默认 1)
  a) USE_MC_ECC=0 时，表示不使用 mc_subsys_top 内部 ECC 算法，同时会省掉 ECC 模块对应的面积。此时可通过接口 hub_frame_data 中的 sideband data 实现用户期望纠错算法。此时 mc_subsys_top 内会将 hub_frame_data 中的{sideband_data[15:0],wdata[255:0]}直接写入 array。详见 2.2 节帧格式描述
  b) USE_MC_ECC=1 时，表示使用 mc_subsys_top 内部 ECC 算法。此时也可使用 mc_subsys_top local 寄存器 mc_ecc_on 控制是否使能 ECC 功能。mc_ecc_on=1，将{6'd0,MC_gen_checkbit[9:0],wdata[255:0]}写入 array。mc_ecc_on=0，将{sideband_data[15:0],wdata[255:0]}直接写入 array。注：mc_subsys_top 内 ECC 算法基于 256bit 数据产生的校验码仅有 9bit。
- MC_SHORT_MODE(默认 4)
  此参数仅支持 4 个值，分别是 1、2、3、4；依次对应 mc_subsys_top 控制 1 个 bank、2 个 bank、3 个 bank、4 个 bank。
- 剩余参数均不支持用户例化时传递或修改，具体如下
  APB_DATA_WIDTH：APB bus 数据位宽，默认 32
  APB_ADDR_WIDTH：APB bus 地址位宽，默认 11
  ARRAY_DATA_WIDTH：ARRAY 有效数据，默认 256
  ARRAY_ROW_ADDR_WIDTH：ARRAY 行地址，默认 13
  ARRAY_COL_ADDR_WIDTH：ARRAY 列地址，默认 7
  CHECKBIT_WIDTH：ARRAY 校验位数据，默认 16
  PATTERN_WIDTH：BIST 扫描 pattern 位宽，默认 32
  CSL_ERR_TH_WIDTH：CSL 错误阈值位宽，默认 5
  HUB_FRAME_WIDTH：HUB frame data 位宽，默认 298

YA-UC-20250123-01

2. Frame2frame module

2.1 Function description

frame2frame 模块实现以下功能:

1. mc_hub frame 向内部 frame 的转换
2. 实现 open page 与 close page 切换处理，实现对 hub frame 输入 sof/eof 信号的修改，具体分为如下情形
   a) close page 下无需修改
   b) open page 下，操作修改如下：前后两次 burst 操作 row 地址不同 row_status=1
3. open page 修改情况见下表：

operation	处于 IDLE	处于刷新	[非刷新非 IDLE,0]	[非刷新非 IDLE,1]
ACT+ fakeWR/RD (strb=0,sof=1,eof=0)	ACT+ fakeWR/RD	ACT+ fakeWR/RD	fakeWR/RD	innerPRE+ACT +fakeWR/RD
fakeWR/RD (strb=0,sof=0,eof=0)	\	ACT+fakeWR /RD	fakeWR/RD	\
PRE+ fakeWR/RD (strb=0,sof=0,eof=1)	\	ACT+ fakeWR/RD	fakeWR/RD	\
fakeRD+PRE(strb=0 ,sof=0,eof=1) (开启提前 PRE)	\	ACT+ fakeRD+PRE	fakeRD +PRE	\
ACT+fake WR/RD+PRE (strb=0,sof=1,eof=1)	ACT+ fakeWR/RD	ACT+fake WR/RD	fake WR/RD	innerPRE+ACT+fak e WR/RD

XA-UC-20250123-01

ACT+fakeRD+PRE (strb=0,sof=1,eof=1) (开启提前 PRE)	ACT+fakeRD+PRE	ACT+fakeRD+PRE	fakeRD+PRE	innerPRE+ACT+fakeRD+PRE
ACT+WR/RD (strb=1,sof=1,eof=0)	ACT+WR/RD	ACT+WR/RD	WR/RD	innerPRE+ACT+WR/RD
WR/RD (strb=1,sof=0,eof=0)	\	ACT+WR/RD	WR/RD	\
WR/RD+PRE (strb=1,sof=0,eof=1)	\	ACT+WR/RD	WR/RD	\
RD+PRE(strb=1,sof=0,eof=1) (开启提前 PRE)	\	ACT+RD+PRE	RD+PRE	\
ACT+WR/RD+PRE (strb=1,sof=1,eof=1)	ACT+WR/RD	ACT+WR/RD	WR/RD	innerPRE+ACT+WR/RD
ACT+RD+PRE(strb=1,sof=1,eof=1) (开启提前 PRE)	ACT+RD+PRE	ACT+RD+PRE	RD+PRE	innerPRE+ACT+RD+PRE

Note:

1. “\”表示此种输入不存在。Inner PRE 表示内部添加 PRE 操作
2. 实现 open page 和 close page policy 动态切换，支持三种策略:
   - Close page 策略描述：当 mc 接收到 eof 标记时（读或写），则进行 precharge
   - Open page 策略描述：当 mc 收到 eof 标记时（读或写），不进行 precharge；当收到 sof 标记（读或写）且当前 row 地址不等于原行地址，则进行 precharge
   - Open page 提前 precharge 策略描述：当 mc 收到 eof 标记且这笔访存是读时，或收到 sof 标记且 row 地址发生改变，则进行 precharge

XA-UC-20250123-01

3. open page/close page 动态切换流程

   master 读取切换完成状态寄存器确认处于可切换状态，master 配置切换寄存器，mc 内部不会立刻切换，需等到当前 burst 完成后进行切换操作，切换完成后置起切换完成状态寄存器，完成状态寄存器检测到切换寄存器状态变化后自动清零（目的在于防止 master 切换时间间隔小于 mc 切换操作时间）。

   open page 下支持 write/read 操作的切换；close 转 open 等待 burst 完成；open 转 close 也先等待当前 burst 完成

4. open page/close page 与刷新的关系

   - close page 下，如果计数到需要刷新操作，会将当前 burst 打断（内部发起 precharge），待刷新完成后，重新产生新的 sof，继续完成剩余操作
   - open page 下，如果计数到需要刷新操作：
     a) 若当前正在进行读写操作，会将当前 burst 打断（内部发起 precharge），才会开启刷新，待刷新完成后，重新产生新的 sof，继续完成剩余操作
     b) 若当前没有读写操作，则需要内部先发起空的 precharge，然后继续刷新操作

2.2 Frame description

mc_subsys_top 接口 hub_frame_data 位宽为 298bit，具体格式如下：

[19:0]: bank array addr, [6:0]:column addr,[19:7]:row addr

[21:20]：layer_id，指示逻辑 bank 编号，最多支持 0,1,2,3

[277:22]: when write, write data; when read, meaningless

[293:278]：16bit sideband data

[294]: frame eof

[295]: frame sof

XA-UC-20250123-01

[296]: frame read/write flag; 1: write, 0: read

[297]: frame valid flag; 1: valid, 0: invalid

hub 输入 frame 有如下 8 种类型配置：

frame_valid flag	frame_sof	frame_eof	description
1'b1	1'b1	1'b0	ACT+WR/RD
1'b1	1'b0	1'b0	WR/RD
1'b1	1'b0	1'b1	WR/RD+PRE
1'b1	1'b1	1'b1	ACT+WR/RD+PRE
1'b0	1'b1	1'b0	ACT+ fake WR/RD
1'b0	1'b0	1'b0	fake WR/RD
1'b0	1'b0	1'b1	fake WR/RD +PRE
1'b0	1'b1	1'b1	ACT+fake WR/RD+PRE

mc_subsys_top 内部根据刷新状态、open/close page 切换，会调整发送给 frame2array 模块的 frame_sof/eof 信号。上游模块只需根据自身状态发送 frame_sof/frame_eof 信号，以 burst 作为切换。

XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01

3. VMC function description

3.1 Function description

完成对 wl/csl 的重映射，不同 layer_id 选择不同的 vmc 寄存器映射，避免使用坏的 wl/csl。

3.2 VMC mapping algorithm

1. 举例说明其具体实现方式，以 wl 重映射替换为例(CSL 和 WL 映射规则相同)

   当 vmc_wl_en=0，表示不需要进行 wl 的重映射；由于 array 的数据存放要保证地址的连续性，当 wl 出现错误（如 wl 2 出现错误，wl 3 正常），wl 2 的数据会存放在 wl 3 中

2. 重映射规则如下：

   假设 bank 共计 9 个 wl，如下图所示，其中 wl2、wl3 与 wl5 出现错误需要进行 remap，即 remap_addr0=2，remap_addr1=2，remap_addr2=3

   remap_addr_n = wl_m – n，取 wl_m 与寄存器角标 n 的差值。

   当 row_addr 访问 bank，有如下情形：

   row_addr=1，由于 row_addr≤remap_addr*，直接访问 wl1


   row_addr=2，由于 row_addr≥remap_addr0 && row_addr≥remap_addr1，则 row_addr= row_addr +1+1=4，访问 wl4

   row_addr=3，由于 row_addr≥remap_addr0 && row_addr≥remap_addr1 && row_addr≥remap_addr2，则 row_addr=row_addr+1+1+1=6，访问 wl6

   row_addr=6，由于 row_addr≥remap_addr0 && row_addr≥remap_addr1 && row_addr≥remap_addr2，则 row_addr= row_addr +1+1+1=9，访问 wl9

   下图左侧图蓝色线为原始的 row_addr，右侧图绿色线为经过 vmc 之后的实际 row_addr，黄色框图表示出问题的 wl。vmc 功能描述如下图所示。

XA-UC-20250123-01



XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01

4. Frame2array module

4.1 Function description

frame2array 模块实现内部 frame 到 array interface 的转换；实现 frame_vld 为 0 的无效 frame 处理；实现 array 写和读之间的相互转换。

4.2 refresh control

mc 支持两种刷新控制方式：

1. 软件控制刷新：配置 soc 寄存器使 mc_rf_start_sel 和 mc_rf_period_sel 同时为 1，然后配置 mc local 或 global 寄存器；刷新周期 period 和起始时间 start 各有 2 组寄存器，支持动态切换周期和起始时间，每次切换 period/start time 只能通过配置寄存器 mc_rf_cfg_sel 或 global_rf_sel 选择；
2. 硬件控制刷新：配置 soc 寄存器使 mc_rf_start_sel 和 mc_rf_period_sel 同时为 0，选择外部接口传入的刷新周期，硬件刷新支持动态切换刷新周期（切换范围是 5 个刷新周期档位，分别对应 64ms，32ms，16ms，8ms 和 4ms），支持动态切换刷新范围。

Note：

1) mc 中的 rf_cnt 不受 rst_n 复位信号影响，只有当 global_rf_cnt_clr 信号为 1 时才会被清零，否则会继续计数。例如，当某几个 mc_subsys_top 单独复位后，rf_cnt 会继续计数，当复位释放后，若当前计数值小于 rf_start_time，则可以正常产生 rf_req 开启刷新，若 rf_cnt>rf_start_time, 就只能等 rf_cnt 计数到 period 清零后，再开始刷新；
2) 不论哪种刷新方式，建议配置 start time 为非 0 值，若配置为 0，会连续刷新两次。


XA-UC-20250123-01

4.2.1 软件控制刷新

mc 软件控制寄存器 refresh control 如图所示。当值大于等于配置的刷新周期时，其值清零。当 rf_cnt 等于配置的刷新开始时间时，启动 array 刷新。刷新周期支持动态配置。

array 刷新一行大概需要 42.5ns（=tras+trp），array row addr 位宽为 13，共 7360 row，因此完成一次 array 刷新共计需要(42.5*7360)ns，约为 0.3128ms，即 rf_time。

刷新控制过程示意图如下：



array refresh 策略如下：

1. rf_start/rf_period 用于调整 refresh 的起始时间和间隔；当 rd_start>rf_period 时，等效于关闭刷新；
2. 有 2 组 rf_start/rf_period，用 1 bit 信号 rf_cfg_sel 选择其中一组；要求先配置 rf_start/rf_period，再配置 rf_cfg_sel，rf_cfg_sel 需要同步到 sys_clock 时钟域；
3. 动态调整 rf 的效果：
   a) 单独调整 rf_period，则 min(调整前间隔，调整后间隔)<中间态 refresh 间隔 < max(调整前间隔，调整后间隔)；
   b) 单独调整 rf_start，则中间态 refresh 间隔 < 2 x 间隔；

XA-UC-20250123-01

c) 同时调整 rf_start/rf_period，则中间态 refresh 间隔 < (调整前间隔+调整后间隔)；

4. 动态调整 rf 的应用：

a) 可用于温度变化时，动态调整 rf 间隔；

b) 可用于检测到高频率读写时，动态关闭 rf 功能；注意不要用于动态调整 rf 起始时间，因为可能导致 rf 间隔超过阈值；

c) 一般不使用；

4.2.2 硬件控制刷新

mc 支持分布式刷新：外部接口传入的刷新周期档位以及单次刷新行数，mc local 寄存器配置单次刷新间隔。分步式刷新支持动态切换刷新周期（切换范围是 5 个刷新周期档位，分别对应 64ms，32ms，16ms，8ms 和 4ms）。

分布式刷新相关寄存器描述如下：

1) rf_range_change_en

该信号为 1 时按照配置的刷新范围刷新，为 0 则按照最大地址范围刷新，默认为 0；动态更改刷新范围前，若 en 为 1，需先配置 en 为 0，之后配置刷新范围，再将 en 寄存器配置为 1,这样可保证刷新范围可被准确采样；

2) rf_addr

刷新范围由刷新起始地址和结束地址组成，{rf_start_addr，rf_end_addr}，即刷新总行数=rf_end_addr- rf_start_addr，默认为最大范围，最大不超过 7360；end_addr > start_addr；

3) 单次刷新行数 rf_row_num

需保证单次刷新行数能够被总行数整除

4) 刷新起始时间 start_time

刷新起始时间与刷新行数，刷新周期相关

5) 单次刷新间隔

XA-UC-20250123-01

单次刷新间隔按照 64ms 计算，需要保证计数值为 16 的整数倍；

<table>
<tr><th colspan="2">硬件控制刷新分类</th><th>配置方式</th></tr>
<tr><td colspan="2">单次刷新行数<7360
（分多段刷新）</td><td>静态配置单次刷新行数；
静态配置刷新起始地址；
静态配置刷新结束地址；</td></tr>
<tr><td rowspan="2">单次刷新行数=7360
（分 1 段刷新）</td><td>固定刷新全部地址</td><td>静态配置刷新起始地址=0；
静态配置刷新结束地址=7359；
静态配置单次刷新行数=7360；
静态配置使能信号；</td></tr>
<tr><td>动态切换刷新范围</td><td>静态配置单次刷新行数=7360；
动态配置刷新起始地址；
动态配置刷新结束地址；
动态配置使能信号；</td></tr>
</table>

Note:

1. 动态切换指在工作过程中可进行切换；静态切换指 mc 上电后或处于 idle 态可进行切换。
2. Period 更新：
   a) 刷新周期 period 由小到大，mc 内部代码通过移位产生新的单次刷新间隔 interval，新刷新间隔在当次刷新立即生效；
   b) 刷新周期 period 由大变小，mc 内部代码通过移位产生新的单次刷新间隔 interval，同时判断当前 rf_cnt 与新刷新间隔大小，若 rf_cnt>新 interval，则按旧值计数到 rf_cnt=0 后更新；若 rf_cnt<（新 interval-5），则在当次立即更新；

XA-UC-20250123-01

3. 静态配置：单次刷新行数 rf_row_num,单次刷新间隔 rf_single_interval(仅测试模式下，可动态配置)，刷新范围 rf_addr(仅在单次刷新行数=7360 时，可动态配置)；刷新起始时间 start_time；
4. Function 模式下，单次刷新间隔不允许动态更改（单次刷新间隔与频率和单次刷新行数有关，若这两个参数改变需重新计算对应计数值，但需要保证的是默认配置值是基于 64ms 计算得到的），rf_gear_up_en 用来指示 rf_gear_id 更新，刷新周期档位 0 对应 64ms，默认使用 0 当刷新，若不想使用默认周期刷新可通过 soc 寄存器配置 rf_gear_id 和 rf_gear_up_en 切换刷新周期档位；
5. Debug 模式下，单次刷新间隔可动态更改，rf_gear_up_en 用来指示 rf_gear_id 和 rf_single_interval 更新，刷新周期档位 0 可不对应 64ms，例如若配置 rf_gear_id=2,rf_single_interval=32ms, 表示需要将刷新周期切换为 32ms/4=8ms；若配置 rf_gear_id=3，还是 32ms 表示需要将刷新周期切换为 32ms/8=4ms，在 debug 模式下，需要保证单次刷新间隔同样能够被 16 整除，且单次刷新行数和总刷新行数成整数倍关系（与 function 下配置规则一致），debug 刷新时不考虑多 mc 错峰刷新要求。mc_rf_start 未生效前，若有 rf_gear_up_en 更新，可正常更新刷新间隔。

XA-UC-20250123-01

5. Bist scan and bist rescan module

5.1 Function description

启动 bist 后，根据 bist 授权指示信号串行完成所有 bank 的 bist scan，得到各个 bank 的错误地址信息；启动 rescan 后，根据 bist 授权信号对所有 bank 进行 rescan，完成复扫。

5.2 Feature list

1. 支持多种 pattern 扫描测试，其中包括 64 个固定 pattern 以及 4 个寄存器可配 pattern，68 个 pattern 通过 68bit 授权寄存器选择是否使用，默认授权值为{4'b0,64{1'b1}}，4 个可配 pattern 默认不授权）
2. 支持对 bank 数据通路测试
3. 支持按 col 进行扫描，完成 bank_csl 错误扫描 ，扫描方式受 mc local soc 寄存器 mc_csl_scan_mode_sel 控制（继续扫或停止，默认扫出 3 个错误 csl 就停止）
4. 支持按 row 进行扫描，完成对 bank_wl 错误扫描
5. 支持 bist rescan 扫描，负责 vmc 配置完成后进行 bist 重新扫描
6. 支持 Wl 扫描时，单 pattern 下写一次读多次，读扫描次数可配，最多进行 16 次读扫描，默认为 1 代表读 1 次；
7. 支持记录扫描出的错误的 wl 和 csl；
8. 通路扫描、wl/csl 扫描和正常 func 数据通路实现轮询仲裁后向 frame2array 传递；
9. 支持 bist 扫描期间开启刷新操作

   1short4 时，bist 授权信号=4'b1111；

   1short3 时，bist 授权信号=4'b0111；

   1short2 时，bist 授权信号=4'b0011；

XA-UC-20250123-01

1short1 时，bist 授权信号=4’b0001；

10. 32bit bist pattern 按照下面方式分布到 4 行，拼接为 272bit frame 数据

    row0: {34{bist_pattern[7:0]}}；

    row1: {34{bist_pattern[15:8]}}；

    row2: {34{bist_pattern[23:16]}}；

    row3: {34{bist_pattern[31:24]}}；

5.3 bist_scan 扫描流程

1. 流程描述 mc 内部行为。寄存器配置所需的 bist_pattern、扫描次数、单 pattern 读次数、csl 错误判断阈值、超时阈值等信息，根据授权信号选择扫描使用的 pattern，默认使用 64 个 pattern；
2. bist scan 相关信号：
   a) global_bist_start

      SOC 寄存器，该信号结合 mc_bist_en 寄存器值，控制 mc bist scan 功能；

   b) global_mc_bist_en

      SOC 寄存器，该信号控制 mc bist scan clk gating 功能，为 1 时 bist 模块时钟正常翻转，为 0 时时钟不工作；

   c) mc_bist_en

      mc local 寄存器控制 bist 功能使能与否，默认为 1，即开启；

   d) bist_csl_vmc_en

      控制 bist csl vmc 是否使能，由 mc local 寄存器配置；

   e) global_bist_clr

      err_wl_addr,wl_err_cnt 寄存器清除控制信号，由 SOC 寄存器配置；

3. bist scan 使能流程

   外部输入 global_bist_start 脉冲信号、global_bist_en 高电平信号并配置 mc_bist_en 为 1，启动 mc bist 功能；若需要使能部分 mc 的 bist 功能，则需将其余 mc 的 mc_bist_en 寄存器配置为 0。

XA-UC-20250123-01

4. 检测到 global_bist_start && global_bist_en && mc_bist_en=1 成立时，bist_scan 先进行通路测试扫描。发起一笔读操作，如果 array 可以正常返回数据（数据不为 0x0123456789abcdef 或数据为 0x0123456789abcdef 但超时 flag 不为 1），则进行后续步骤；如果数据为 0x0123456789abcdef 且超时 flag 为 1，则不进行后续步骤，产生 bank_success flag（表示通路扫描成功）或 bist_fail_flag（表示通路扫描失败）送入 apb 寄存器，产生 bist_finish 中断（该中断信号可通过寄存器 bist_finish_clr 寄存器清除，也可通过 bist_finish_mask 寄存器屏蔽），产生 pulse 信号 bank_scan_finish 给 csl scan 模块。
5. 如果 bank 通路测试 pass，检测到 bank_scan_finish 脉冲，则继续进行 csl_scan 扫描。

   csl scan 将 row 划分为 10 个分区，各个分区对应 row 范围如下：

   part0：0-735（13'h0-13'h2DF）

   part1：736-1471（13'h2E0-13'h5BF）

   part2：1472-2207（13'h5C0-13'h89F）

   part3：2208-2943（13'h8A0-13'hB7F）

   part4：2944-3679（13'hB80-13'hE5F）

   part5：3680-4415（13'hE60-13'h113F）

   part6：4416-5151（13'h1140-13'h141F）

   part7：5152-5887（13'h1420-13'h16FF）

   part8：5888-6623（13'h1700-13'h19DF）

   part9：6624-7359（13'h19E0-13'h1CBF）

   扫描前先按照行对 bank 所有地址写 pattern1，之后再进行读操作，然后换用 pattern2 进行写，pattern2 读 check，pattern3 写，pattern3 读 check…，当 mc_csl_scan_mode_sel 为 0 时（扫描出 3 个 err csl 后就停止扫描）某分区扫描出 3 个错误 col，后续 csl 和 wl 扫描均停止，判定该 bank fail，bist 扫描结束（当 mc_csl_scan_mode_sel 为 1 时，即使扫描出 3 个错误也继续完成后续扫描，每个分区只记录最初的 2 个错误地址，产生 csl_scan_finish 脉冲）。

XA-UC-20250123-01

csl 扫描时，先保持 col_addr=0 不变，扫描分区 part0 按 row（0~735）发出读操作（相当于每次进行一个 burst1 读操作），然后读数据与 pattern1 进行 check。当扫描出的错误数据次数>= csl 错误判断阈值时，记下当前 column 地址，停止当前 column 扫描，错误数据统计计数器清零，之后继续扫描下一 column。当扫描出的错误 column 数量=3 时，则停止扫描。如果扫描出的错误数据次数< csl 错误判断阈值时，则依次扫描 col_addr 范围为 0~129（默认扫描全部地址，若配置 mc_csl_scan_addr_range_sel 为 0 则只扫描有效地址），然后将 row 切换为下一个分区，row 地址（736-1471）进行上述扫描，依次遍历所有分区。如果存在错误数据次数>= csl 错误判断阈值，则 bist_status 内记录 csl_err 为出错的 col_addr 地址，同时给到 bist_csl_num 中的 vmc_csl_num 进行 csl vmc；否则 vmc_csl_num 为最大值 8'hFF（不进行 col 映射）。

注：mc_csl_scan_addr_range_sel 为 1 时，csl 扫描全部地址，mc_csl_scan_addr_range_sel 为 0（mc_csl_scan_addr_range_sel 为 0 时，表示非第一次 bist 扫描）时，csl 不扫描冗余列。

vmc_csl_num 按 row 分为 10 个分区，各个分区各有两个 vmc_csl_num（bist csl vmc 功能是否开启受 mc local 寄存器控制）。vmc_csl_num 是扫描出的的每个分区的 vmc 配置结果，在 bist_csl_vmc 模块进行映射，bist_csl_vmc 时硬件分别对各个分区内的 2 个 col 地址进行排序，并减去对应寄存器角标后的值进行处理，之后得到最终 csl 映射地址（映射规则与 csl_vmc 模块一致），vmc_csl_num 位宽默认为 8bit，数值为 8'hFF。如果数值为 8'hFF，则表示不进行 csl 映射。

6. 完成 csl_scan 后，产生脉冲信号。csl_scan_finish 送入 wl_scan 模块，bist_csl_vmc 模块收到 vmc_csl_num 数值，实现 wl_scan 时完成 csl_vmc 功能。wl scan 时同一 pattern 的扫描次数可配，扫描时按 row 将 pattern1 写满所有 row，然后根据配置的读次数，读取并 check 数据并记录 wl_err_addr（错误行地址）和 wl_err_cnt（错误行数），直到完成该 pattern 下的所有扫描，该过程中对扫描出的相同 wl_err_addr 进行去重；完成 pattern1 后依次按

YA-UC-20250123-01

pattern2，pattern3…进行扫描测试。切换 pattern 扫描过程中有相同 err wl 也需进行去重。当 wl_err_cnt > 64 时，停止扫描，产生 bist_finish flag 送入 bist_status 模块，产生 bist_finish 中断。当 wl_err_cnt <=64 时，将扫描出的 wl_err_addr，以及 wl_err_cnt 送入 apb 模块，产生 bist_finish flag 送入 apb 模块，产生 bist_finish 中断和 wl_scan_success 信号。注：wl 扫描时，扫描冗余行，不扫描冗余列。

7. 只有 bank 通路扫描和 wl 扫描均 success 时，才表示该 bank 扫描成功。
8. 使用 bist_scan 扫描模式时，先 check bist_finish 中断，中断拉高后，通过 bank_success 寄存器确认此 bank bist 扫描结果(在 bist finish 的前提下 check bank success 结果)。
9. Bist 寄存器清除：

   在 bist scan 完成后，内部状态寄存器保持，直到下次 global_bist_start 有效（即要重新开始一次 bist scan），清空当前寄存器中记录的 err_csl，bist_finish，bank_success 等。

   wl scan 中的 err_wl_addr 和 wl_err_cnt 寄存器（最多记录 64 个错误行地址，计数值最大为 64），只有当 global_bist_clr（SOC 配置，W1C 寄存器）有效时，err_wl_addr 和 wl_err_cnt 清空。

寄存器清除控制信号	bist 相关寄存器
global_bist_start	err_csl，csl scan 相关计数器，csl/wl scan 行列地址，wl scan 除 wl_err_cnt 外其余计数器，bist_success flag,bist_finish flag，mc_bist_path_fail
global_bist_clr	wl scan 中的 err_wl_addr,wl_err_cnt
ras_clr	frame2arrray 模块的 dbg_r_data_cnt, dbg_refresh_flag,dbg_r_frame_cnt,dbg_w_frame_cnt
global_rescan_start	bist_rescan_success, bist_rescan_finish_status, mc_bist_rescan_fail_num,
中断 bist_finish_clr	bist_rescan_finish,bist_finish

XA-UC-20250123-01

中断 rescan_finish_clr	bist_rescan_finish_status
global_rf_cnt_clr	frame2array 中 rf_cnt_work_en_reg，rf_cnt
系统复位 rst_n	其余寄存器

5.4 bist_rescan 扫描流程

1. bist rescan 相关配置和记录信息：
   a) global_mc_rescan_start

      该信号由 SOC 寄存器配置，全局控制 bist rescan 功能，电平信号，默认为 0，关闭 rescan 功能；

   b) bist_rescan_num

      该信号控制 bist rescan 扫描次数，SOC 寄存器配置，默认为 3，即连续进行 3 次 rescan 扫描，最大值为 8；

   c) bist_rescan_fail_num

      该寄存器统计 rescan 过程中所有错误 bit 数量，位宽为 20bit，可通过 apb 读取；

   d) bist_rescan_success

      该信号指示 rescan 扫描结果，在 mc 寄存器有记录；

   e) bist_rescan_finish

      该信号指示 rescan 扫描完成，在 mc 寄存器有记录；bist_rescan_finish 复用 bist_finish_intr 中断信号，global_rescan_en 和 bist_finish_clr 有效时清零。

2. bist rescan 流程
   a) 根据需求配置 bist_rescan_num(rescan 扫描次数)和 wl_bist_pattern_sel 寄存器（复用 wl scan）；
   b) bist 模块扫描完成后，进行 csl_vmc 与 wl_vmc 配置；

XA-UC-20250123-01

c) 配置 global_mc_rescan_start(W1C)使能信号，bist rescan 模块检测到 global_mc_bist_en（bist rescan clk 也受 global_mc_bist_en gating）、global_mc_rescan_start 和 mc_bist_en（可独立控制每个 mc 的 rescan 功能）同时为 1，启动 bist rescan 功能；

d) bist_rescan 模块仅使用 wl 进行扫描，以 bist_rescan_cnt 为第一层循环，wl_bist_pattern_sel 为第二层循环。先按照授权的 pattern0，wl 写满整个 bank，再按 wl 读出进行比对，每发现 1bit 错误，fail_bit_num 计数累加；之后切换授权的 pattern1，pattern2，pattern…重新进行 1 次写，1 次读扫描。当所有 pattern 扫描完成后，若未发现任何 1bit 错误，则将本轮 rescan_success 对应 bit 置 1，之后 bist_rescan_cnt 加 1，进入下一轮扫描，直到 bist_rescan_cnt 等于配置值，即完成所有 rescan 扫描；

e) bist_rescan_success 最终结果只要 8 轮扫描中任意 1 轮 pass 即表示扫描成功，结果输出至 mc 寄存器记录，bist_rescan_success 和在 bist_rescan_fail_num 在下次 global_mc_rescan_start(w1c)有效时清零。

注：默认配置下，bist rescan 只扫描有效地址范围，不包含冗余地址，若需要扫描全部地址，需要将 mc apb 中的 mc_rescan_addr_range_sel 配置为 0。

5.5 上电初始化 bist 整体流程

1. host 根据 bank success flag 为 0 表示当前 bank 不可修，进行 bank_vmc 配置，然后从 bank success 为 1 的寄存器中读出 20 个 vmc_csl_num 和 64 组 vmc_wl_num，排序之后，按照 vmc 寄存器配置规则写入 vmc 寄存器（配置正常通路的 VMC 寄存器时，软件不需要对 20 个 csl 间的 col 值排序，同一组内 csl 需要排序，wl 需要排序）。
2. 确认 bist 扫描完成后，将 global_bist_en 信号置 0，完成 bank vmc 配置。
3. bist 使用场景：

bist 使用场景	
单次 bist scan	1. 按照 5.4 小节，bist scan 扫描流程配置相关寄存器完成 bist

XA-UC-20250123-01

	scan； 2. 根据扫描结果配置 csl/wl vmc 寄存器； 3. 配置 mc_en 为 0，重新进行 dram 初始化写 4. 重新配置 mc_en 为 1； 5. 初始化扫盘完成，正常发起读写请求；
进行多次 bist scan	1. 按照 5.4 小节，bist scan 扫描流程配置相关寄存器启动 bist scan； 2. 根据扫描完成 csl vmc 寄存器配置（该处只配置 csl vmc 寄存器，不配置 wl vmc 寄存器，若配置 wl 会导致映射地址超范围）； 3. 配置 bist csl vmc en 为 0，关闭 bist csl vmc（配置该寄存器为 0 后，vmc 和 err_csl 寄存器服用后，csl 扫描将不记录后续扫描出的错误）； 4. 配置 mc_csl_scan_addr_range_sel 为 0，表示只 csl 扫描不包含冗余列（开启多次 bist 扫描时，第 1 次 bist 扫描完成后需要将该寄存器配置为 0，表示后续只扫描有效地址）； 5. 配置 global_bist_start 信号为 1，再次启动 bist scan； 6. Bist scan 完成后读取 mc soc 寄存器记录的 err wl addr 和 wl_err_cnt，若 cnt 增加（或读取 cnt 变化指示信号），表示扫描出新的 wl 错误，则重复步骤 4、5，直到没有扫描出新的 err wl，且该 bank 一直处于可修状态； （wl_err_cnt<64 或 wl_err_cnt=64&&bist_success=1）； 7. 按照最后 1 次扫描出的 wl 重新配置 wl vmc 寄存器； 8. 配置 mc_en 为 0，重新进行 dram 初始化写 9. 重新配置 mc_en 为 1； 10. Bist 扫描结束后配置 global_mc_bist_en 为 0，关闭所有 mc bist 模块时钟，之后发起正常读写操作；

XA-UC-20250123-01

bist scan 完成后，使用 bist rescan 复扫	1. 按照 5.4 小节，bist scan 扫描流程配置相关寄存器完成 bist scan； 2. 根据扫描结果完成 csl/wl vmc 寄存器配置； 3. 配置 mc_rescan_addr_range_sel 为 0，表示 rescan 只扫描有效行列地址； 4. 按照 5.6 小节，启动 bist rescan 扫描流程； 5. bist rescan 完成后，check rescan 结果，验证 vmc 配置是否适合。
单次 bist rescan 统计错误 bit 数	1. 配置 mc apb 寄存器 mc_rescan_sel 为 0（扫描全部地址范围）； 2. 按照 5.6 小节，启动 bist rescan 扫描流程，配置 bist pattern 授权信号选择 1 个 pattern，然后配置 SOC 的 bist_rescan_start 寄存器启动 rescan； 3. bist rescan 完成后，可读取 mc 寄存器 mc_bist_rescan_fail_num 得到当前扫描统计出的 bit 错误数量。
两次 bist scan（用于测试统计错误 csl 数量）	1. 按照 5.4 小节，bist scan 扫描流程配置相关寄存器完成 bist scan 启动扫描； 2. 根据扫描结果完成 csl vmc 寄存器配置； 3. 配置 bist csl vmc en 为 0，关闭 bist csl vmc； 4. 配置 global_bist_start 信号为 1，再次启动 bist scan； 5. 扫描完成后若仍扫出新的 err csl，可根据配置的 vmc 寄存器推断出当前真实的错误 csl（第一次 bist 扫描出的 err csl 是 dram 真实物理地址，后续配置 csl vmc 寄存器后继续 bist 扫描出的 err csl 不能代表真实错误，需要根据 vmc 寄存器推断出真实地址），这样，通过 2 次以上 bist 扫描上下半区各最多可以得到 4 个 csl err。 （vmc 和 err_csl 复用后每个半区最多得到 2 个错误 csl）

XA-UC-20250123-01

6. Dram init wr module

6.1 Function description

通过 dram 使能信号，硬件自动串行对所有 bank 除冗余地址外进行初始化写全 0 操作，完成一次初始化后拉高 finish 信号。

dram 初始化写相关配置和记录信息：

1. global_dram_init_en

   该信号由 SOC 寄存器配置，全局控制 dram 出初始化写功能使能，电平信号，默认为 1；

2. mc_dram_init_finish

   该信号指示 dram 初始化写完成，可通过 mc apb 寄存器读取当前状态；

6.2 DRAM init write sequence

1. dram 初始化模块检测到 global_dram_init_en，mc_rf_start 和 mc_en 同时为 1 后使能 dram 初始化；
2. dram 初始化过程中对 hub_frame 进行反压，初始化完成后释放；
3. dram 初始化对按照 wl 对 bank 的有效地址（行：0-7295，列：0-127）写入 272'h0；
4. dram 初始化写完成后，产生 dram_init_wr_finish 标志信号；
5. 正常进行读写操作，若过程中需对 csl/wl 进行增量映射，配置 mc_en 为 0；
6. dram 初始化模块重新进行初始化写；

注：

1. dram_init_wr_finish 在系统复位时或 mc_en 为 0 时清零，若只进行系统复位，在复位释放后会立即再次进行 dram 初始化；
2. wl/bl 增量映射后，dram 初始化从 0 地址开始重新写入；

XA-UC-20250123-01

3. 若初始化过程中遇到刷新操作，会完成当前行的初始化后开始刷新，刷新完成后，继续完成 dram 初始化写。

DRAM 初始化场景：

1. 芯片上电复位释放后（否则 ECC decode 校验出错）；
2. 配置 wl/bl vmc 映射后，开始正常读写操作（多轮 bist 内配置 vmc 寄存器不需要初始化，因为 bist 读写 ECC 不会进行校验），需要先将 mc_en 置 0(目的是为了在正常工作之前进行 dram 初始化写，否则上游 ECC 校验出错)，之后再配置为 1；
3. 软件系统复位释放后(软复位后，dram 会被复位，但 apb 正常工作)；

XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01

7. Mc frame debug module

7.1 Function description

作为 debug 功能测试除 mc 以外的其他读写数据通路，当使能 debug en 信号后，从上级 hub 模块送来的 hub frame 将存入 debug 模块，从 debug 模块根据读操作产生读数据返回给上级模块；当 debug en 信号未使能，则上级模块送来的 hub frame 将通过 debug 模块送给 mc，mc 返回的读数据也会经过 debug 模块后返回给上级模块。

注：

1) 若未进行写操作直接进行读数，读数据默认为 256'h5a；
2) debug 模块支持最多缓存 8 笔 frame 指令；
3) debug 模块返回的读数据为 272bit；
4) 在使用该模块时下发的 frame 的 wstrb 信号必须为 1

XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01

8. Mc_ecc_wrapper

8.1 Function description

mc_ecc_wrapper 实现纠 1bit 检 2bit ECC 算法。同时会记录可纠错误地址及其个数和不可纠错误地址及其个数。

8.2 Feature list

- 支持最大记录 16 个不相同 1bit 错误地址(同时会记录每个地址错误次数)
- 支持可纠错误中断阈值可配置
- 支持最大记录 4 个不可纠地址
- 支持可纠和不可纠错误中断

8.3 ECC register description

1. mc_ecc_en

   mc_subsys_top local 寄存器 ECC 使能

2. mc_ecc_ce_int_en

   ECC 可纠错误中断使能

3. mc_ecc_ce_th

   ECC 可纠错误中断阈值，当可纠错误大于此值时，可纠错误中断拉高

4. mc_ecc_ce_int_clr

   ECC 可纠错误中断 clr

5. mc_ecc_ce_overflow_intr

   ECC 可纠错误中断

6. mc_ecc_ce_cnt

   有效 ECC 可纠 1bit 错误地址个数

7. mc_ecc_ce_addr

YA-UC-20250123-01

ECC 可纠错误地址

8. mc_ecc_ce_addr_vld

   ECC 每个可纠错误地址有效指示

9. mc_ecc_ce_addr_cnt

   ECC 每个可纠地址错误次数

10. mc_ecc_uce_int_clr

    ECC 不可纠错误中断 clr

11. mc_ecc_uce_intr

    ECC 不可纠错误中断

12. mc_ecc_uce_cnt

    ECC 不可纠错误地址个数

13. mc_ecc_uce_addr_vld

    ECC 不可纠错误地址有效指示

14. mc_ecc_uce_addr

    ECC 不可纠错误地址

XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01

9. Array interface timing control

以下 array interface timing 控制信号通过 mc_subsys_top 接口由外部控制。

array timing 参数	实际值	寄存器默认值
trc_cfg	42.5ns	6‘d17
tras_cfg	30ns	5‘d12
trp_cfg	12.5ns	4‘d5
trcd_cfg	14.5ns	5‘d6
trtp_cfg	0ns	1‘d0
twr_cfg	15ns	4‘d6
twtr_cfg	7.5ns	3‘d3
trtw_cfg	10ns	4‘d4
taa_cfg	6-8ns	/

XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01

10. Performance


10.1 Latency

- Write

写 response 在入口处如果检测到写请求握手成功即返回，只有 1cycle 的 delay。

- Read

read latency 典型值为 16 个 clk(400M)，从输入读请求握手成功到 mc_rvalid 有效。



10.2 不同 burst length 操作读写效率

不同 burstlength 下的带宽利用率：

	burstlength	Read 带宽利用率	Write 带宽利用率
第四代 SeDRAM @400MHz	1	7.69%	5.26%
	2	15.3%	10.5%
	4	25.00%	18.18%
	8	40.00%	30.77%
	16	57.14%	47.05%
	32	72.72%	64.00%
	64	84.21%	78.04%
	128	91.42%	87.67%

读效率：burstlength/(tRCD+burstlen+tRP)
写效率：burstlength/(tRCD+burstlen+tRP+tWR)

XA-UC-20250123-01

11. Library Standard cell replace

mc_subsys_top 内由于调用了 library 中的标准单元 cell，因此在仿真、综合和后端实现前需要将其替换为当前使用工艺库中的 cell。替换 cell 具体如下：

- 模块 wl_clkgate_aux.v

  模块内使用 clkgating 单元使用工艺库中标准 ICG 替换

- 模块 mc_clk_or.v

  模块内或操作需要替换为工艺库中标准或门 cell。mc_clk_or 模块接口包含 2 个输入信号(其名为 A 和 B，A 连接 array 返回读数据采样时钟信号 rdrdy_n，B 连接 APB 钳位控制信号)和一个输出信号(其名为 Y)。

XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01